硬件描述語(yǔ)言（HDL）是一種用形式化方法來(lái)描述數(shù)字電路和設(shè)計(jì)數(shù)字邏輯系統(tǒng)的語(yǔ)言。它是硬件電路設(shè)計(jì)人員與EDA工具之間溝通的橋梁，其主要目的是用來(lái)編寫(xiě)設(shè)計(jì)文件、建立電子系統(tǒng)行為級(jí)的模擬模型，即利用計(jì)算機(jī)的巨大能力對(duì)用VHDL建模的復(fù)雜數(shù)字邏輯進(jìn)行模擬，然后再利用邏輯綜合工具自動(dòng)生成符合要求且在電路結(jié)構(gòu)上可以實(shí)現(xiàn)的數(shù)字邏輯網(wǎng)表。根據(jù)網(wǎng)表和某種工藝進(jìn)行版圖設(shè)計(jì)，然后生成該工藝條件下電路的延時(shí)模型，模擬驗(yàn)證無(wú)誤后用于制造ASIC芯片或者寫(xiě)入CPLD 和FPGA 器件中。

在EDA 技術(shù)領(lǐng)域中把用HDL語(yǔ)言建立的數(shù)字模型稱為軟核，把用HDL建模和綜合后生成的網(wǎng)表稱為固核。這些模塊的重復(fù)再使用，縮短了開(kāi)發(fā)時(shí)間，提高了產(chǎn)品設(shè)計(jì)、開(kāi)發(fā)的效率。設(shè)計(jì)人員用VHDL進(jìn)行設(shè)計(jì)時(shí)，不需要首先考慮選擇完成設(shè)計(jì)的器件，就可以集中精力進(jìn)行設(shè)計(jì)的優(yōu)化。當(dāng)設(shè)計(jì)描述完成后，可以用多種不同的器件結(jié)構(gòu)來(lái)實(shí)現(xiàn)其功能。

很強(qiáng)的移植能力是一種標(biāo)準(zhǔn)化的硬件描述語(yǔ)言，同一個(gè)設(shè)計(jì)描述可以被不同的工具所支持，使得設(shè)計(jì)描述的移植成為可能。易于共享和復(fù)用采用基于庫(kù)（Library）的設(shè)計(jì)方法，可以建立各種可再次利用的模塊。

這些模塊可以預(yù)先設(shè)計(jì)或使用以前設(shè)計(jì)中的存檔模塊，將這些模塊存放到庫(kù)中，就可以在以后的設(shè)計(jì)中進(jìn)行復(fù)用，可以使設(shè)計(jì)成果在設(shè)計(jì)人員之間進(jìn)行交流和共享，減少硬件電路設(shè)計(jì)可見(jiàn)，作為一種IEEE的工業(yè)標(biāo)準(zhǔn)，VHDL具有很多其他硬件描述語(yǔ)言所不具有的優(yōu)點(diǎn)。

當(dāng)然，VHDL也存在著不足之處，這主要體現(xiàn)在以下幾個(gè)方面系統(tǒng)級(jí)抽象描述能力較差某些場(chǎng)合不能準(zhǔn)確描述硬件電路綜合工具生成的邏輯實(shí)現(xiàn)有時(shí)并不最佳綜合工具的不同將導(dǎo)致綜合質(zhì)量的不同不具有描述模擬電路的能力可編程邏輯器件的發(fā)展歷史及未來(lái)趨勢(shì) 當(dāng)今社會(huì)是數(shù)字化的社會(huì)，是數(shù)字集成電路廣泛應(yīng)用的社會(huì)。數(shù)字集成電路本身在不斷地進(jìn)行更新?lián)Q代。

由于各個(gè)公司的文化背景和技術(shù)等方面的原因，導(dǎo)致各個(gè)公司的很多產(chǎn)品不能夠兼容，同時(shí)由于設(shè)計(jì)語(yǔ)言的不同也導(dǎo)致了開(kāi)發(fā)成果不能重復(fù)利用，從而造成了各個(gè)公司之間信息的交換和產(chǎn)品維護(hù)的困難。

提出了VHSIC（Very High Speed Integrated Circuit）計(jì)劃，目的是采用一種新的描述方法來(lái)進(jìn)行新一代集成電路的設(shè)計(jì)。同時(shí)便于管理有關(guān)武器承包商的電子電路技術(shù)文件，使其遵循統(tǒng)一的設(shè)計(jì)描述界面，以便將來(lái)在有新技術(shù)推出時(shí)，仍能重復(fù)再使用設(shè)計(jì)。