芯片設(shè)計(jì)、實(shí)現(xiàn)與FPGA驗(yàn)證 |
培養(yǎng)目標(biāo) |
通過(guò)培訓(xùn)使學(xué)員專項(xiàng)技能水平達(dá)到相當(dāng)于中級(jí)技術(shù)等級(jí);掌握集成電路基本工藝設(shè)計(jì)知識(shí)、版圖設(shè)計(jì)基礎(chǔ)知識(shí),了解半導(dǎo)體基礎(chǔ)理論,能熟練使用EDA軟件軟件進(jìn)行基本版圖設(shè)計(jì)。 |
培養(yǎng)對(duì)象 |
1.理工科背景,有志于數(shù)字集成電路設(shè)計(jì)工作的學(xué)生和轉(zhuǎn)行人員;
2.需要充電,提升技術(shù)水平和熟悉設(shè)計(jì)流程的在職人員;
3.集成電路設(shè)計(jì)企業(yè)的員工內(nèi)訓(xùn)。
|
入學(xué)要求 |
學(xué)員學(xué)習(xí)本課程應(yīng)具備下列基礎(chǔ)知識(shí):
◆電路系統(tǒng)的基本概念。 |
班級(jí)規(guī)模及環(huán)境 |
為了保證培訓(xùn)效果,增加互動(dòng)環(huán)節(jié),我們堅(jiān)持小班授課,每期報(bào)名人數(shù)限3到5人,多余人員安排到下一期進(jìn)行。 |
上課時(shí)間和地點(diǎn) |
上課地點(diǎn):【上海】:同濟(jì)大學(xué)(滬西)/新城金郡商務(wù)樓(11號(hào)線白銀路站) 【深圳分部】:電影大廈(地鐵一號(hào)線大劇院站)/深圳大學(xué)成教院
【北京分部】:北京中山學(xué)院/福鑫大樓 【武漢分部】:佳源大廈(高新二路) 【南京分部】:金港大廈(和燕路) 【成都分部】:領(lǐng)館區(qū)1號(hào)(中和大道)
最近開課時(shí)間(周末班/連續(xù)班/晚班): 芯片實(shí)現(xiàn)開班時(shí)間:2025年5月1日....--即將開課-- |
學(xué)時(shí) |
◆課時(shí): 共5天,30學(xué)時(shí)
◆外地學(xué)員:代理安排食宿(需提前預(yù)定)
☆注重質(zhì)量
☆邊講邊練
☆合格學(xué)員免費(fèi)推薦工作
☆合格學(xué)員免費(fèi)頒發(fā)相關(guān)工程師等資格證書,提升您的職業(yè)資質(zhì)
專注高端培訓(xùn)15年,曙海提供的證書得到本行業(yè)的廣泛認(rèn)可,學(xué)員的能力
得到大家的認(rèn)同,受到用人單位的廣泛贊譽(yù)。
★實(shí)驗(yàn)設(shè)備請(qǐng)點(diǎn)擊這兒查看★ |
最新優(yōu)惠 |
◆團(tuán)體報(bào)名優(yōu)惠措施:兩人95折優(yōu)惠,三人或三人以上9折優(yōu)惠 。注意:在讀學(xué)生憑學(xué)生證,即使一個(gè)人也優(yōu)惠500元。 |
質(zhì)量保障 |
1、培訓(xùn)過(guò)程中,如有部分內(nèi)容理解不透或消化不好,可免費(fèi)在以后培訓(xùn)班中重聽;
2、培訓(xùn)結(jié)束后免費(fèi)提供半年的技術(shù)支持,充分保證培訓(xùn)后出效果;
3、培訓(xùn)合格學(xué)員可享受免費(fèi)推薦就業(yè)機(jī)會(huì)。 ☆合格學(xué)員免費(fèi)頒發(fā)相關(guān)工程師等資格證書,提升您的職業(yè)資質(zhì)。專注高端培訓(xùn)13年,曙海提供的證書得到本行業(yè)的廣泛認(rèn)可,學(xué)員的能力得到大家的認(rèn)同,受到用人單位的廣泛贊譽(yù)。 |
芯片設(shè)計(jì)、實(shí)現(xiàn)與FPGA驗(yàn)證 |
第一階段 芯片實(shí)現(xiàn)
|
Link-To-Layout邏輯綜合;
靜態(tài)時(shí)序分析(STA);
時(shí)序驅(qū)動(dòng)的自動(dòng)布局布線;
邏輯綜合(Logic Synthesis);
可測(cè)性設(shè)計(jì)(DFT)。
|
物理綜合;
靜態(tài)時(shí)序分析(STA);
芯片規(guī)劃(Planning);
時(shí)序驅(qū)動(dòng)的布局布線;
可測(cè)性設(shè)計(jì)(DFT);
低功耗設(shè)計(jì)。
|
物理綜合;
靜態(tài)時(shí)序分析(STA)Sign off;
RTL-to-GDS流程;
可測(cè)性設(shè)計(jì)(DFT);
低功耗設(shè)計(jì);
IP嵌入設(shè)計(jì)。
|
|
第二階段 芯片測(cè)試、FPGA設(shè)計(jì)與驗(yàn)證
|
芯片測(cè)試基礎(chǔ);
芯片制造工藝;
芯片測(cè)試知識(shí);
芯片測(cè)試項(xiàng)目和常用輔助工具;
項(xiàng)目設(shè)計(jì)實(shí)踐(C)。
|
數(shù)字電路邏輯設(shè)計(jì);
CMOS集成電路設(shè)計(jì)原理;
硬件描述語(yǔ)言HDL及FPGA設(shè)計(jì)方法;
FPGA現(xiàn)場(chǎng)集成;
項(xiàng)目設(shè)計(jì)實(shí)踐(C)。
|
|